D) Štvrtá trojica presklených vitrín:

1. Vitrína 1, etáž 1:

Stručný popis Spoločnej zbernice (SZ)

Spoločná zbernica je komunikačný systém 16 bitových minipočítačov SMEP, prostredníctvom ktorého komunikujú jednotlivé funkčné bloky počítača navzájom. Tieto môžu byť v komunikácii buď aktívne (napr. procesor), alebo pasívne (napr. operačná pamäť) alebo striedavo aktívne a pasívne (tzv. princíp master – slave). Aktívny status získava funkčný blok na základe žiadosti. Ak sa vyskytne súčasne viac žiadostí, rozhoduje sa medzi nimi na základe ich priority. Riadenie Spoločnej zbernice zabezpečuje procesor. Systém umožňuje jednoslovné (jednobytové) prenosy ako aj blokové (DMA) prenosy (npr. medzi vonkajšou a operačnou pamäťou). Všetky funkčné časti počítača sa na Spoločnú zbernicu pripájajú paralelne jednoduchým zasunutím funkčného bloku do príslušného konektora Spoločnej zbernice. Funkčné bloky sú realizované vo forme dosky plošných spojov (napr. asynchrónny adaptér) alebo systémovej jednotky (napr. RJ KDP) alebo celého roštu (napr. RJ DASIO 600).

Spoločná zbernica obsahuje 56 paralelných signálových vodičov, ktoré obsahujú:

- 16 údajových bitov
- 18 adresných bitov
- 2 signály poruchy napájania
- 4 signály pre riadenie prenosu údajov
- 2 signály poruchy parity
- 14 bitov pre výber zariadenia a prenos žiadostí o prerušenie

Z nich je 5 (BG 7až BG 4 a NPG) jednosmerných, ostatné sú obojsmerné.

Spoločná zbernica umožňuje adresovať bunky operačnej pamäti a registre funkčných blokov do rozsahu 128 KW alebo 256KB. Adresy registrov funkčných blokov (vrátane registrov procesora) sú umiestnené v priestore horných 4 KW 18-bitového adresného priestoru a teda v nich nepracuje (je blokovaná) operačná pamäť aj ak je fyzicky prítomná.

Forma komunikácie cez Spoločnú zbernicu je pre všetky funkčné bloky zhodná. Každý funkčný blok obsahuje min. 2 registre – jeden dátový a jeden stavový/príkazový. Rovnaké inštrukcie je možné použiť pre spoluprácu s bunkami operačnej pamäti ako aj s registrami iných funkčných blokov.

Z definície časovania vyplýva maximálna priepustnosť Spoločnej zbernice 2,5 MW/s. Z fyzikálneho hľadiska je dĺžka Spoločnej zbernice obmedzená na 15 m a počet pripojených zariadení na 20. Spoločnú zbernicu je možné mechanicky (nad 15 m) aj elektricky (nad 20 zariadení) predĺžiť Opakovačom SZ CM 4103.

Poznámka 1: S narastajúcim výkonom minipočítačov so Spoločnou zbernicou sa komunikácia medzi niektorými funkčnými blokmi uskutočňovala mimo Spoločnú zbernicu prostredníctvom vnútornej zbernice/zberníc procesora a Spoločná zbernica plnila len úlohu komunikácie s pomalšími vonkajšími zariadeniami. Príkladom môže byť komunikácia procesora s podsystém operačnej pamäti s kapacitou nad 256 KB a s pamäťou cache alebo s vonkajšími pamäťami aj keď v zahraničí bol zaznamenaný pokus o modifikáciu/predefinovanie Spoločnej zbernice na 24 bitovú adresu a na vyššiu priepustnosť.

- Paralelný adaptér PAD8: 2/3 DPS na lokálne pripojovanie pomalých prídavných zariadení (PZ) ku SZ. Používal sa pre pripojovanie napr. snímača a dierovača diernej pásky (DP), mozaikovej tlačiarne s klávesnicou CM 7108, a pod. Vyrábala sa aj 12-bitová verzia PAD12 pre pripojovanie snímača diernych štítkov a 16-bitová verzia pre pripojovanie grafických prídavných zariadení (GPZ).

.....



2. Vitrína 1, etáž 2: Asynchrónny adaptér ASAD: 2/3 DPS na vzdialené pripojovanie pomalých PZ na SZ napr. videoterminálu CM 7202 alebo mozaikového terminálu CM 7108.7. Vyrábala sa aj jeho 4-kanálová verzia pod názvom Q-ASAD.



3. Vitrína 1, etáž 3: Synchrónny adaptér SAD realizovaný na 3/3 DPS sa používal na pripojovanie počítačov so SZ do bitovo aj bytovo orientovaných počítačových sietí. Mimo verzie SAD sa vyrábala aj verzia SAD B, ktorá podporovala protokol BSC a verzia SAD D, ktorá podporovala protokol DDCMP. Tieto boli realizované na 2/3 DPS.



4. Vitrína 1, etáž 4: Mechanizmus 130 mm hermetizovaného pevného (hard) disku (HDD).



5. Vitrína 2, etáž 1: Poster História 16-bitového mikropočítača M 16-22.
- Osadená DPS procesora počítača M 16-22, obsahujúca 64-bitový procesor pre podporu výpočtov v pohyblivej rádovej čiarke (FPP). Bol realizovaný na jednej 2/3 DPS SMEP. Procesor M 16-22 obsahoval aj základný 16-bitový procesor, organizátor pamäti do 256 KB / 4MB a mapovač zbernice pre pripojovanie vonkajších pamätí do OP 4MB.



6. Vitrína 2, etáž 2: Kombinovaná Polovodičová Operačná Pamäť (POP) realizovaná na 2/3 DPS SMEP, obsahovala dynamickú pamäť (DRAM), ktorá mohla byť osadzovaná DRAM čipami 16 Kbit, 64 Kbit alebo 256 Kbit.a pevnú pamäť (ROM), osadzovanú 24-vývodovými PROM alebo EPROM pamäťami. Obe so samostatnými výstupmi na SZ.



7. Vitrína 2, etáž 3: POP 64K18 s výstupom na Spoločnú zbernicu. Pôvodne vznikla pre mikropočítač SM 50/50-1.



8. Vitrína 2, etáž 4: Sieťový napájací zdroj SMEP III, kombinovaný (pre viac napájacích napätí).



9. Vitrína 3, etáž 1: Stručný opis Magistrály ILPS

Magistrála ILPS

Magistrála ILPS bola vyvinutá pre prepojenie všetkých terminálov v distribuovanom systéme SM 53/10. Každý terminál (TOP alebo TSP) musel byť od magistrály galvanicky oddelený. Bola možnosť magistrálu pre zvýšenie bezpečnosti zálohovať (napr. trasovať ju aj iným – náhradným smerom). Magistrála ILPS sa používala aj na prepojenie SM 53/10 na nadradený počítač so SZ. Neskôr sa použila ako univerzálne prepojovacie médium distribuovaných počítačov so Spoločnou zbernicou SZ (AKM SZ), Zbernicou I-41 (AKM I-41), Zbernicou PP 06 (AKM PP 06), Zbernicou PP 01.16 (AKM PP 01.16) alebo inteligentných terminálov riadených mikroprocesorom MHB 8080A (KM ITS).

Magistrála ILPS je fyzicky realizovaná koaxiálnym káblom s impedanciou 75 Ω. Na magistrálu bolo možné pripojiť teoreticky až 63 terminálov/počítačov, maximálna dĺžka bola obmedzená na 1 500 m, rýchlosť prenosu po magistrále bola nastavená na 47 KB/s (500 kbit/s). Magistrála ILPS bola štandardizovaná v SMEP-e a tento štandard vychádzal z medzinárodných štandardov.

Z pohľadu riadenia prenosu cez ILPS jednotlivé stanice mohli byť v pozícii:

- **centrálna stanica**, ktorá aktívne riadi prevádzku cez ILPS, periodicky zisťuje stav jednotlivých staníc, vyhodnocuje ich požiadavky na komunikáciu a podľa nich inicializuje/odovzdáva funkciu riadiacej stanice tomu, kto o to požiadal
- **riadiaca stanica**, ktorá na vyzvanie môže prevziať riadenie prevádzky cez ILPS, prijme dáta pripravené podriadenou stanicou alebo odošle svoje dáta určenej podriadenej stanici
- **podriadená stanica**, ktorá participuje na komunikácii na základe výzvy riadiacej (prípadne centrálnej) stanice, ale sama nemôže prenos iniciovať. Prenos cez ILPS je realizovaný vo forme upravenej štandardizovanej bitovej HDLC procedúry, zabezpečenie prenosu je pomocou cyklického kódu CRC 16.

- Autonómny komunikačný modul pre zbernicu I-41 (AKM I-41), riadený mikroprocesorom U 880. Realizovaný bol na 2/3 DPS, umožňoval prístup do Lokálnej počítačovej siete ILPS pre počítače so zbernicou I-41.

10. Vitrína 3, etáž 2: Autonómny komunikačný modul pre Spoločnú zbernicu (AKM SZ),riadený mikroprocesorom U 880. Realizovaný bol na 2/3 DPS, umožňoval prístup do Lokálnej počítačovej siete ILPS pre počítače so SZ.



11. Vitrína 3, etáž 3: Autonómny komunikačný modul pre personálne počítače PP 01.16 (AKM PP01.16), riadený mikroprocesorom U 880. Realizovaný bol na špeciálnej DPS, umožňoval prístup do Lokálnej počítačovej siete ILPS pre personálne počítače PP 01.16.



12. Vitrína 3, etáž 4: Mechanizmus pamäti na 130 mm pružných diskoch (FDD).